RISC-V: Mở ra kỷ nguyên mới cho thiết kế nhúng

0
  • Chưa có sản phẩm

RISC-V: Mở ra kỷ nguyên mới cho thiết kế nhúng

Bài viết này khám phá những lợi ích đằng sau mô hình phần cứng nguồn mở của RISC-V, thảo luận về tuổi thọ, tính di động và độ tin cậy của nó.

Động lực đằng sau RISC-V cho các ứng dụng nhúng là không thể phủ nhận. Ngày nay, RISC-V Foundation có hơn 100 công ty đằng sau kiến ​​trúc bộ lệnh RISC-V miễn phí và mở, và thành viên của nó đang phát triển nhanh chóng khi nhiều công cụ, phần mềm, phần cứng và các nhà cung cấp hệ điều hành nhảy lên tàu. Với hệ sinh thái mở rộng của mình, RISC-V cung cấp cho cả nhà thiết kế phần mềm và phần cứng một giải pháp thay thế thuyết phục cho các bộ vi xử lý nhúng, tạo ra một kỷ nguyên mới trong cải tiến bộ vi xử lý trong các thiết kế được nhúng.

Lý do đằng sau RISC-V mở khóa một kỷ nguyên mới đun sôi xuống ba yếu tố chính: tuổi thọ, tính di động và độ tin cậy. Tất cả ba lý do được gắn liền với những gì làm cho RISC-V đặc biệt hấp dẫn. Không giống như các kiến ​​trúc bộ vi xử lý đã được thiết lập, thường bổ sung các lệnh với mỗi thế hệ, các nhà thiết kế có thể dựa vào một ISA cố định với RISC-V, đảm bảo tuổi thọ của các khoản đầu tư phần mềm của họ. Tuổi thọ này đặc biệt có lợi cho các ứng dụng nhúng nơi an toàn chức năng, chứng nhận và vòng đời sản phẩm dài là quan trọng.

Một ISA đông lạnh

Để cho phép sử dụng rộng rãi RISC-V và cho phép thị trường ra lệnh cho các kiến ​​trúc bộ vi xử lý, nhóm kỹ sư UC Berkeley đằng sau RISC-V đóng băng ISA ngay trước khi họ giới thiệu công nghệ này tại Hội nghị chuyên đề chíp nóng lần thứ 25 vào năm 2014. Với việc thiết lập phi lợi nhuận RISC-V Foundation vào năm 2015, các thành viên được giao nhiệm vụ chỉ đạo phát triển tương lai của các thông số kỹ thuật HW / SW và hệ sinh thái, cũng như thúc đẩy việc áp dụng ISA. Với bộ ISA cơ sở trong đá và các phần mở rộng tùy chọn được tạo sẵn, các nhà thiết kế có thể thực hiện các bộ xử lý phù hợp với khối lượng công việc cụ thể của họ, thay vì phải làm việc xung quanh một thiết kế bộ vi xử lý tiêu chuẩn.

Nhiều RTOS và hệ điều hành đầy đủ hiện hỗ trợ RISC-V. RISC-V đặc biệt hấp dẫn đối với các ứng dụng nhúng vì việc sử dụng hệ điều hành Linux ngày càng tăng. Điều này cho phép các nhà thiết kế nhanh chóng áp dụng ISA như một kiến ​​trúc tiêu chuẩn mở mới cho việc triển khai phần cứng gốc trực tiếp. Tuy nhiên, ngay cả khi Linux không được sử dụng, kiến ​​trúc đông lạnh, tuổi thọ, tính di động và độ tin cậy mà ISA tự cho là những yếu tố quan trọng cần xem xét.

 

Tiện ích RISC-V

ISA đông lạnh có nghĩa là phần mềm có thể được phát triển một lần và chạy vô thời hạn trên bất kỳ thiết bị RISC-V nào, phần mềm này hỗ trợ các phần mở rộng (nếu có) được sử dụng. Tiện ích mở rộng là phương pháp duy nhất có thể thêm hướng dẫn mới. Hiện tại, có năm tiện ích, cũng đã bị đóng băng. Các tiện ích này bao gồm:

  • M cho số nguyên nhân và chia.
  • A cho Hướng dẫn nguyên tử
  • F cho điểm nổi chính xác đơn
  • D cho điểm nổi chính xác gấp đôi
  • C cho hướng dẫn nén

 

Lợi ích của bộ vi xử lý RISC-V

Mức độ tiên đoán và đơn giản này có nhiều lợi ích cho thiết kế vi xử lý và phát triển phần mềm. Hãy xem từng cái một.

 

TUỔI THỌ

ISA RISC-V cung cấp một nền tảng thiết kế ổn định, sạch sẽ với sự tách biệt rõ ràng và an toàn giữa các chế độ Người dùng và Đặc quyền vì ISA được cố định và chứa dưới 50 lệnh. Nếu tất cả các phần mở rộng tiêu chuẩn được triển khai, tổng số vẫn nhỏ hơn 200. Thay vì giới thiệu các phiên bản mới của ISA, các bổ sung cho bộ lệnh tiêu chuẩn được thực hiện thông qua các phần mở rộng, tạo điều kiện ổn định hơn trong các thiết kế trong tương lai. Ít hướng dẫn hơn có nghĩa là các kiến ​​trúc đơn giản hơn có thể được tạo ra, dẫn đến hiệu quả về chi phí và hiệu quả năng lượng trong việc triển khai bộ xử lý. Đối với các nhà phát triển phần mềm, điều này được dịch để bảo toàn các khoản đầu tư. Viết phần mềm một lần và chạy nó mãi mãi trên bất kỳ lõi RISC-V nào. Điều này thường quan trọng đối với các sản phẩm có tuổi thọ sản phẩm dài phải được hỗ trợ trong nhiều thập kỷ,

 

TÍNH DI ĐỘNG

RISC-V giúp thiết kế dễ dàng hơn khi thiết kế lên tới âm lượng lớn. Ví dụ, một thiết kế có thể bắt đầu vận chuyển trong một FPGA chạy một lõi RISC-V mềm (Hình 1). Vì phần mềm sẽ hoàn toàn di động trên bất kỳ thiết bị nào có lõi RISC-V, nhà thiết kế có cơ bản là mã RTL hệ thống phụ “không có tiền bản quyền” sẵn sàng triển khai trong phần cứng. Nhà thiết kế có thể sửa đổi, điều chỉnh và di chuyển thiết kế của họ sang nền tảng tốt nhất cho sản phẩm của họ. Nếu FPGA đã chọn cần được thay thế bằng thiết bị thế hệ tiếp theo, không cần phải viết lại mã phần mềm. Nguồn RTL hiện tại chỉ đơn giản là cần được nhắm mục tiêu lại đến FPGA khác. Ngoài ra, nếu khối lượng đạt đến mức đủ cao, cùng một nguồn RTL có thể được nhắm mục tiêu lại thành ASIC mà không cần phải trả bất kỳ khoản phí bản quyền nào.

Độ tin cậy và an toàn
Tính linh hoạt của RISC-V cho phép các giải pháp duy nhất, đặc biệt cho các thiết kế nhúng đòi hỏi sự an toàn chức năng. Ví dụ, trong các hệ thống có nhiều lõi tương đương, chức năng được thiết kế tự động cho điều kiện cuối cùng trong dự phòng. Một lõi như vậy có thể là Microsemi Mi-V RV32IM, và lõi khác có thể là một thiết kế tương tự về mặt chức năng, nhưng hoàn toàn khác biệt. RISC-V cũng cho phép sự linh hoạt hoàn toàn trên kiến ​​trúc vi mô; do đó, một lõi có thể cung cấp các biện pháp bảo vệ sự kiện đơn lẻ (SEU) cho dữ liệu và bộ nhớ cache lệnh. Nhiều kỹ thuật phòng ngừa an toàn khác có thể được sử dụng vì RISC-V cho phép truy cập vào RTL.

Mặc dù các biến thể được thiết lập tốt của kiến ​​trúc vi xử lý Intel x86 và ARM không thể sớm biến mất, hệ sinh thái của bộ xử lý RISC-V sẵn sàng cho sự phát triển nhanh chóng trong thị trường nhúng do các nhà thiết kế tự do phải tùy chỉnh. Thiết kế của kiến ​​trúc bộ vi xử lý vốn đã linh hoạt để thực hiện có thể có một số hoạt động được tăng tốc trong phần cứng, hoặc, ví dụ, được tối ưu hóa đặc biệt cho công suất thấp. Các nhà thiết kế cũng có thể linh hoạt đính kèm bất kỳ giao diện bus nào mà họ mong muốn, thay vì chỉ được gắn với những chiếc xe buýt mà các nhà cung cấp bộ vi xử lý đã cung cấp. Do tính chất cố định của ISA, bất kỳ biến thể nào trong kiến ​​trúc RISC-V đều được chấp nhận.

Tài nguyên RISC-V
Để tìm hiểu thêm về RISC-V cho thiết kế tiếp theo của bạn, có một số nơi để bắt đầu.

Để biết thông tin cơ bản về RISC-V và các thành viên của RISC-V, hãy truy cập trang web của Tổ chức RISC-V . Nếu bạn muốn bắt đầu ngay lập tức và bắt đầu mã hóa C cho lõi RISC-V, hãy truy cập trang Github của Microsemi và xem các Dự án RISC-V của IGLOO2 Creative Development Board . Microsemi là nhà cung cấp FPGA đầu tiên cung cấp một lõi IP kiến ​​trúc RISC-V mở và một giải pháp IDE phần mềm toàn diện. Các nhà thiết kế có thể triển khai lõi IP RISC-V trong nhiều FPGA dựa trên flash, bao gồm các thiết bị FPGA của PolarFire, IGLOO2 và RTG4. Bảng sáng tạo Mi-V (Hình 2) chứa một IGLOO2 FPGA được lập trình sẵn với lõi RISC-V chạy “hello world” ra khỏi hộp.

Để phát triển mã phần mềm, môi trường phát triển tích hợp (IDE) dựa trên nền tảng Eclipse của Eclipse được cung cấp trên nền tảng Linux hoặc Windows cung cấp hỗ trợ phát triển hoàn chỉnh, bao gồm trình biên dịch C và C ++ và khả năng trình gỡ lỗi. Lõi IP Microsemi RISC-V, phần mềm phát triển Libero SoC và Soft Console IDE có thể tải xuống miễn phí từ trang Microsemi Github.

https://obitvn.wordpress.com/2018/06/30/risc-v-mo-ra-ky-nguyen-moi-cho-thiet-ke-nhung/

Bình luận từ Facebook

Phản hồi

Bài viết khác

Tìm kiếm toàn bộ trang
Danh mục Sản Phẩm
Hỗ Trợ Online
  • Bán Hàng Trực Tiếp 098.272.5005
  • Bán Hàng Olline0243.2025005 - 097.212.5005
  • Phone kinh doanh 1 0911.792.811
  • Phone kinh doanh 2 0941.344.233
  • Phone tư vấn kỹ thuật 096.202.5005
  • Mail Nhận Làm Đồ Án - Dự Án điện tửthietkemachtuhu@gmail.com
  • Mail Báo Giá linhkiendientutuhu@gmail.com
Sản Phẩm Khuyến Mại Đặc Biệt
FaceBook Bán Hàng
Lượt truy cập
  • Hôm nay 11979
  • Tổng lượt truy cập 28,029,259